Fabian Geißler - DIY Projekte

Beginn: 01.06.2016

Class D Verstärker

Ich habe mir schon einige Zeit Gedanken über Class D Verstärker gemacht. Aufgrund der starken Hochfrequenzabstrahlung der Leistungsstufe, welche ich nicht messen kann, habe ich mich bisher aber noch nie dazu überwinden können einmal einen Prototypen aufzubauen. Da ich in letzter Zeit mit einigen China-billig-Class-D-Verstärkern in Kontakt gekommen bin, welche mich allesamt nicht wirklich begeistert haben, werde ich nun doch einen Prototypen bauen. Vorher will ich jedoch einen kleinen Exkurs in die theoretische Funktionsweise von PWM Verstärken machen.

Theoretische Vorbetrachtungen

Class D Verstärker arbeiten im Gegensatz zu den bis vor einigen Jahren noch übermäßig eingesetzten Class A/B/AB Geräten im Schaltbetrieb. Da die Endstufentransistoren in diesem Fall nur einen Bruchteil der Zeit (nämlich während des Umschaltens) einen gegenüber der Last relevanten Widerstand aufweisen, wird in ihnen nur sehr wenig Leistung umgesetzt. In den restlichen mehr als 95% der Schaltperiode (Annahme: 500kHz, <50ns Schaltdauer) setzen die Transistoren nur die Leistung entsprechend dem fließenden Strom und ihrem ON-Widerstand (rDS(ON)) um.
Dadurch können Class-D Verstärker schon bei kleinen Ausgangsleistungen einen Wirkungsgrad von über 90% erreichen, während der maximale Wirkungsgrad der herkömmlichen Endstufen bei 78% (ohne Clipping) liegt.

Um mit den Schaltzuständen AN oder AUS ein analoges Signal abbilden zu können bedient man sich der Pulsbreitenmodulation (PWM, Pulse Width Modulation). Dabei wird der Mittelwert des geschalteten Signals in einer Periode proportional zum Spannungswert des Analogsignals eingestellt. Dazu wird das Tastverhältnis D (duty cycle), das Verhältnis von AN zu AUS Zustand, variiert: $$ f_S\;\widehat{=}\;Schaltfrequenz \\ D=\frac{T_{AN}}{T_S};\; T_S=\frac{1}{f_S} \\ U_{mittel}=U_{AN}D+U_{AUS}(1 - D) $$ Die Schaltfrequenz muss so gewählt werden, dass einerseits das Nyquist-Abtasttheorem erfüllt ist, andererseits aber auch das entstehende Signal gut gefiltert werden kann. Typische Frequenzen liegen zwischen 100kHz und mehreren Megahertz für sehr verzerrungsarme Endstufen.

Der Verstärker besteht am Ende aus fünf Teilen: Eine Eingangsstufe, der PWM-Modulator, die Totzeitgenerierung, die Leistungsstufe und das Ausgangsfilter. Im folgenden wird die Struktur des Verstärkers als Schema dargestellt.

Überblick der Class D Architektur

Schaltungsentwurf

Dreieckgenerator

Der wichtigste Teil des Modulators ist ein Dreieckgenerator. Um möglichst geringe Verzerrungen zu erreichen muss der Dreiecksgenerator möglichst präzise sein. In einem Komparator wird das Eingangssignal mit dem Dreiecksignal verglichen. Immer, wenn der Wert des Eingangssignals größer ist als der Wert des Dreiecksignals springt der Ausgang auf AN, sonst ist er AUS. Das so entstehende Ausgangssignal ist das gewünschte PWM Signal.

Funktionsprinzip des PWM Modulators

Im Folgenden werden drei verschieden aufgebaute aber ähnlich funktionierende Schaltungen für den Dreieckgenerator vorgestellt. Alle drei werden später aufgebaut und vermessen. Dabei sollen besonders Unterschiede in der Linearität des PWM Modulators mit den verschiedenen Dreieckgeneratoren sowohl im Open-Loop Betrieb als auch mit Rückkopplung und Fehlerverstärker betrachtet werden.
Natürlich können noch viel mehr gleichartige Schaltungen aufgebaut werden. Doch die ausgewählten drei decken alle für mich interessanten Fälle ab. Die erste Schaltung wird mit einem sehr guten Komparator und Integrator quasi nach Lehrbuch aufgebaut. In der zweiten wird der Komparator durch ein Logik IC mit Schmitt-Trigger Eingang als günstigere Alternative ersetzt. In der letzten Schaltung wird komplett auf den Integrator verzichtet und nur die Lade- bzw. Entladekurve des Kondensators für die Annäherung des Dreiecks genutzt.
In diesem Projekt habe ich mich für eine Schaltfrequenz von 500kHz entschieden. Alle drei Generatoren sollten eine Frequenz nahe dieser ausgeben. Die Amplitude des Dreiecksignals wird durch die Oszillatoren gegeben, da sie teilweise von der Architektur abhängig ist.

Variante 1

Diese Schaltung des Dreieckoszillators ist eine weitgehend bekannte Standardschaltung. Sie benötgt einen Operationsverstärker als Integrator und einen Komparator. Da das Spektrum eines Dreiecksignals sehr breit ist benötigt wird ein sehr schneller Operationsverstärker benötigt, damit die Ecken bei der gewünschten Frequenz von 500kHz nicht zu stark abgerundet werden. Ich habe hierfür den OPA2365 von Texas Instruments gewählt. Als Faustregel sollten ca. 10 Harmonische des Signals darstellbar sein, um ein sauberes Ausgangssignal zu bekommen. Da das Spektrum eines Dreiecksignals nur aus ungeraden Harmonischen besteht hat die zehnte auftretende Harmonische eine Frequenz von $$ f_T*(1+9*2)=19f_T=19*500kHz=9.5MHz $$ Mit den 50MHz Gain-Bandwith-Product (GBP) des Operationsverstärkers können somit weit mehr als zehn der ungeraden Harmonischen des Dreiecksignals dargestellt werden. Als Komparator nutze ich den ADCMP601 von Analog Devices. Dieser hat ein sehr kurzes Propagation Delay von 3.5ns und eine eingebaute Hysterese, welche den Bauteilaufwand etwas verringert.

Schaltplan des ersten Dreieckoszillators

Der Ausgang eines Komparators (U201) gibt immer eine binären Wahrheitsaussage über die Eingänge wieder. Das heißt es wird high Pegel ("wahr", hier 5V) ausgegeben, wenn am nichtinvertierenden (+) Eingang ein höheres Potential als am invertierenden (-) Eingang anliegt. Der Integrator (U202, C201, R204) integriert das Eingangspotential bezogen auf das Potential am nichtinvertierenden Eingang und gibt es multipliziert mit der negativen Reziproken der Zeitkonstante (R6 * C1) aus. Siehe dazu die Herleitung zum Beispiel in der Wikipedia (Stand 05.07.16).
Sobald der Ausgang des Integrators unter die untere Hysteresegrenze sinkt schaltet der Komparatorausgang auf GND und der Ausgang des Integrators beginnt linear anzusteigen. Wenn jetzt die obere Hysteresegrenze überschritten wird schaltet der Komparator um und die Ausgangsspannung des Integrators fällt linear ab.

Die Schwingungsfrequenz des Oszillators wird maßgeblich durch die Hysteresespannung des Komparators und den Spanungsanstieg des Integrators beeinflusst. Die Amplitude soll 100mV betragen, woraus sich eine Hysteresespannung von \(U_H=200mV\) ergibt. In Figure 11 des Datenblattes des ADCMP601 Ist die Hysteresespannung im Bezug zum Strom am Hysteresepin gegeben. Bei 200mV sind das ca. 16µA. Bei 1.25V Biasspannung am Hysteresepin ergibt sich damit der Hysteresewiderstand: $$ R_H=\frac{U_{bias}}{I_H}\approx 78k\Omega $$ Unter Beachtung des Propagation Delay \(t_D=3.5ns\) des Komparators ergibt sich die Periodendauer zu: $$ T=4t_D+2\frac{U_H}{|m_{integrator}|}\stackrel{!}{=}\frac{1}{500kHz}=2\mu s$$ Der Summand \(4t_D\) kommt daher, dass das Dreieck für die Dauer \(t_D\) über die Hysteresegrenze steigt und danach die Gleiche Zeit benötigt um zurück zu fallen. Während einer Periode passiert das genau zwei mal. Der zweite Summand beschreibt die Dauer der steigenden und fallenden Flanke des Integrators innerhalb der Hysteresegrenzen.
Aus dem Datenblatt des Komparators und der Integratorgleichung kann der Anstieg \(m\) berechnet werden: $$ \begin{align*} U_T(t)& =-\frac{1}{\tau}\int_0^tU_R-U_{half}\;dT\;;\tau=R C \\ \\ & =-\frac{t}{\tau}(U_R-U_{half})+c \end{align*} $$ Der Anstieg beträgt also: $$ m=-\frac{U_R-U_{half}}{R_{204} C_{203}} $$ \(U_R\) beträgt laut Datenblatt \(0.4V\) im ausgeschalteten Zustand und \(U_{CC}-0.4V=4.6V\) im eingeschalteten Zustand. Damit ergibt sich für \(m\) mit \(\widehat{U_R}\) als Amplitude der symmetrisch um \(U_{half}\) ausgelenkten Rechteckspannung: $$ m=\pm\frac{\widehat{U_R}}{R_{204} C_{203}}=\pm\frac{2.1V}{R_{204} C_{203}} $$ Eingesetzt in die Gleichung für die Periodendauer, umgestellt und einen Wert für \(C_{203}\) gewählt ergibt sich folgende Formel für \(R_{204}\): $$ \begin{align*} C_{203}& =1nF \\ \\ R_{204}& =\frac{\widehat{U_R}}{2 U_H}*\frac{T-4 t_D}{C_{203}}=\frac{2.1V}{2*200mV}*\frac{2\mu s-4*3.5ns}{1nF}\approx 10k\Omega \end{align*} $$ Da \(t_D\ll T\) kann in diesem Fall das Propagation Delay vernachlässigt werden. Für andere Komparatoren, z.B. LM319, spielt das jedoch eine erhebliche Rolle.

Variante 2
Schaltplan des zweiten Dreieckoszillators

Diese Schaltung ist der ersten Variante sehr ähnlich. Hier wird aber der Komparator durch zwei Schmitt-Trigger Inverter ersetzt. Die Schaltung funktioniert dadurch exakt gleich. Einzig die Hysteresegrenzen ändern sich, da sie im gewählten 74HC14 bereits fest vorgegeben sind. Somit lassen sich die gleichen Gleichungen wie in Variante 1 anwenden. Die bei 500kHz gemessene Hysteresespannung beträgt \(U_H=1.5V\) damit ergibt sich für \(R_{204}\): $$ \begin{align*} C_{303}& =1nF \\ \\ R_{303}& =\frac{\widehat{U_R}}{2 U_H}*\frac{T-4 t_D}{C_{303}}=\frac{2.5V}{2*1.5V}*\frac{2\mu s-4*10ns}{1nF}\approx 1.6k\Omega \end{align*} $$

Variante 3
Schaltplan des dritten Dreieckoszillators

Bei der letzten Variante wird der Integrator weggelassen und dafür ein Kondensator eingesetzt, welcher über einen Widerstand vom Komparatorausgang umgeladen wird. Damit die Umladekurven im Hysteresebereich als annähernd linear betrachtet werden können, muss die Hysteresespannung sehr klein gegenüber der Umladespannung, also der Versorgungsspannung des Komparators sein. Aus diesem Grund wurde die Hysteresespannung auf ca 50mV festgelegt. Wenn die Hystereseschwellen symmetrisch um die halbe Versorgungsspannung liegen, was in diesem Fall zutrifft, so kann die Dimensionierungsgeichung aus der Kondensatorgleichung abgelitten werden: $$ U_C=U_0Exp(-\frac{t}{\tau});\;\tau=R C \\ R=-\frac{t}{Cln(\frac{U_C}{U_0})} $$ Unter Beachtung des Propagation Delay und der entsprechenden Werte ergibt sich folgendes: $$ \begin{align*} C_{303}& =1nF \\ \\ R_{403}& =-\frac{T-4 t_D}{C_{402}ln(\frac{U_{CC}/2-U_H/2}{U_{CC}/2+U_H/2})}\approx 100k\Omega \end{align*} $$

Modulator

Der Modulator besteht aus einem als Subtrahierer beschaltenen Operationsverstärker, dem Dreieckgenerator und dem Komparator zur PWM Erzeugung. Der Subtrahierer zieht die Eingangswechselspannung ohne DC-Offset von der Referenzspannung (halbe Betriebsspannung) ab und verstärkt das Ergebnis um den Faktor eins (R504 / R501). Seine Ausgangsspannung ist damit die Eingangsspannung mit einem DC-Offset in Höhe der halben Betriebsspannung. Später soll eine Verstärkung größer als eins erzielt werden. Dafür wird der Anteil des DC-Offset über ein Potentiometer (Im Moment R502, R503) einstellbar gestaltet.

Schaltplan des Modulators

Die Eingangsspannung mit DC-Offset wird im Komparator mit der Dreieckspannung verglichen und somit das PWM Signal erzeugt. Das PWM Signal wird als Rückkopplung zurück an den invertierenden Eingang des Operationsverstärker geführt. Außerdem besitzt der Operationsverstärker einen Kondensator in der direkten Rückkopplung von seinem Ausgang zum invertierenden Eingang, wodurch er Tiefpasseigenschaften erhält und als Fehlerverstärker das gemittelte PWM Signal dem Eingangssignal angleicht.
Die gezeigte ohmsche Rückkopplung muss nicht zwangsweise hinter dem Komparator beginnen. Je nach geforderter Linearität der Endstufe kann die Rückkopplung auch hinter den Endstufentransistoren angesetzt werden, wodurch sowohl die Totzeit als auch die Nichtlinearitäten der Treiber- und Endstufe ausgeglichen werden können. Das ist möglich, da die Phasenverschiebung des Signals im Modulator aufgrund der hohen Trägerfrequenz sehr gering ist. Im Idealfall beinhaltet das Ausgangssignal dadurch ausschließlich Verzerrungen durch das Ausgangsfilter.
Die nächste Idee wäre, die Rückkopplung nach dem Ausgangsfilter anzusetzen, um auch dessen Nichtlinearität ausgleichen zu können. Das Problem hierbei ist, dass das Ausgangsfilter signifikante Phasenverschiebungen zum Signal hinzufügt, wodurch das System ohne weitere Kompensation instabil wird und anfängt zu oszillieren. Durch ein geeignetes Filterdesign können allerdings die entstehenden Verzerrungen sehr gering gehalten werden und der hohe Aufwand einer solchen Kompensation wird meist überflüssig.

Totzeitgenerierung

Die Mosfets der Leistungsstufe brauchen eine kurze Zeit um vom leitenden in den sperrenden Zustand und zurück zu wechseln, da die Gatekapazität nur mit beschränktem Strom umgeladen werden kann. Damit während dieser Zeit nicht beide Transistoren einer Halbbrücke leitend sind und so einen Kurzschluss erzeugen muss dem PWM Signal eine Totzeit aufgeprägt werden.

Schaltplan der Totzeitgenerierung

Vor der Totzeitgenerierung wird ein zweites, invertiertes Signal gebildet, damit beide Transistoren entgegengesetzt geschalten werden. Danach wird die fallende Flanke beider Signale durch einen RC Tiefpass verlangsamt. Bei der steigenden Flanke wird der Tiefpass durch die Diode überbrückt. Diese Signale werden in einem Inverter mit Schmitt-Trigger Eingang wieder steilflankig gemacht, wobei der verlängerte AN-Puls zu einem verlängerten AUS-Puls wird. Damit ist die Totzeitgenerierung abgeschlossen.

Schematischer Ablauf der Totzeitgenerierung

Der untere Hysterese-Triggerlevel des 74HC14 liegt laut Datenblatt bei \(U_{T-}\approx 1.4V\). Mit gegebenem \(C_{13,14}\) und der Kondensatorentladegleichung \(U_C=U_0*exp(-\frac{t}{RC})\) können die benötigten Widerstände \(R_{13,14}\) für eine bestimmte Totzeit berechnet werden. $$ \begin{align*} R&=-\frac{t_{DT}}{C*ln(\frac{U_C}{U_0})} \\ \\ R_{13,14}&=-\frac{t_{DT}}{C_{13,14}*ln(\frac{U_{T-}}{U_{CC}})};\; t_{DT}=20ns \\ \\ &\approx 1.5k\Omega \end{align*} $$